반도체 소자의 게이트 산화막 형성 방법

Method for forming gate oxide layer of semiconductor device

Abstract

PURPOSE: A method for forming a gate oxide layer of a semiconductor device is provided to prevent a permeating phenomenon of boron into a lower layer by using an RPN(Remote Plasma Nitridation) process in a process for forming a gate oxide layer. CONSTITUTION: The first gate oxide layer(22) is formed on a semiconductor substrate(21) by performing a thermal oxidation process. The first low RPN process is performed on the first gate oxide layer(22). The second gate oxide layer(23) is formed by performing the thermal oxidation process after the first low RPN process is performed on the first gate oxide layer(22). A gate insulating layer is formed by performing the second high RPN process on the second gate oxide layer(23). A material for forming a gate electrode is deposited on a surface of the above structure. A gate electrode is formed by patterning selectively the material for forming the gate electrode.
본 발명은 게이트 산화막 형성시에 RPN(Remote Plasma Nitridation)공정을 이용하여 보론 침투를 제어하고 게이트 공핍화를 막아 신뢰성을 높인 반도체 소자의 게이트 산화막 형성 방법에 관한 것으로, 반도체 기판상에 열산화 공정으로 1차 게이트 산화막을 형성하는 단계; 상기 1차 게이트 산화막을 1차 RPN 처리를 하여 1차 질소 함유 게이트 산화막을 형성하는 단계; 상기 1차 질소 함유 게이트 산화막상에 열산화 공정으로 2차 게이트 산화막을 형성하는 단계; 상기 2차 게이트 산화막을 2차 RPN 처리하여 2차 질소 함유 게이트 산화막을 형성하여 1,2차 질소 함유 게이트 산화막이 적층된 게이트 절연층을 형성하는 단계; 전면에 게이트 전극 형성용 물질을 증착하고 선택적으로 패터닝하여 게이트전극을 형성하는 단계를 포함한다.

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (0)

    Publication numberPublication dateAssigneeTitle

NO-Patent Citations (0)

    Title

Cited By (0)

    Publication numberPublication dateAssigneeTitle